机械工程学报

作者：陈淑慧, 张梦云, 谭祾月, 李明, 杭弢

单位：上海交通大学金属基复合材料国家重点实验室 上海 200240

关键词：钴电沉积,抑制剂,热处理,晶粒尺寸,杂质,方阻；

基金：国家自然科学基金资助项目（51991374，21972091）。

随着芯片互连尺寸缩小至10 nm节点以下，钴（Co）凭借其短电子自由程、优异的抗电迁移和扩散阻挡性能，被提出作为替代铜的新一代互连材料。抑制剂的加入可以实现Co互连的电沉积超填充，但同时会造成Co电阻率的增加。热处理是改善电性能的常用手段，然而抑制剂和热处理对Co电性能的共同影响及机理有待研究。为研究其共同影响机理，评估了丁二酮肟（DMG）、聚乙烯亚胺（PEI）和2-巯基-5-苯并咪唑磺酸（MBIS）三种抑制剂的电化学行为，电沉积制备了抑制剂作用下的Co镀层，表征了热处理前后Co的晶体结构、晶粒尺寸和杂质变化。结果表明镀层方阻随着抑制剂浓度的增加而增大。0.02 wt.% DMG、0.001 5 wt.% PEI和0.002 wt.% MBIS具有相似的抑制能力，对应镀层具有HCP晶体结构和相似的晶粒尺寸，且300℃热处理后未发生明显变化，镀层的初始方阻和300℃热处理后方阻下降率的大小关系均为0.02 wt.% DMG>0.0015 wt.% PEI>0.002 wt.% MBIS，造成该大小差异的主要原因分别是镀层初始杂质含量和热处理后杂质下降量的不同。此研究为业界选择最佳的添加剂及热处理工艺，以生产具备优越电性能的Co互连线提供了一定的理论支持。

来源：2022年第2期

《机械工程学报》期刊编辑部

查看机械工程学报杂志2022年第2期